PATENT ABSTRACTS OF JAPAN



(11)Publication number :

04-034980

(43)Date of publication of application: 05.02.1992

(51)Int.CI.

H01L 29/784

(21)Application number : 02-142155

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

30.05.1990

(72)Inventor: YAMAGUCHI YASUO


NISHIMURA TADASHI


(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To manufacture an SOI-MOSFET in lessened substrate floating effect by a method wherein a part of the insulating film provided for separating the SOI-MOSFET is opened to provide the body contact for leading-out the surplus carrier.

CONSTITUTION: The surplus carrier as a hole in this NMOSFET generated by the collision ionization in the high field region at the interface between a channel region 8 and a drain region 10 runs into a well region 11 beneath insulating films 5 for separation passing through the channel region 8 beneath a gate electrode 5. At this time, the surplus carrier is led out of the system since the well region 11 is connected to a wiring layer 15 for body through the intermediary of a body contact 7. Accordingly, the hole can not be accumulated in the channel region 8 so as to lessen the so-called substrate floating effect. Through these procedures, the excellent transistor characteristics such as the restraint of the kink effect causing the constriction in





the Id-Vd characteristics when the SOI film of an SOI-

MOSFET is thicker and the deterioration in the breakdown strength between S/D when the SOI film is thinner can be displayed.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本 国特 許 庁 (JP)

①特許出顯公開

@ 公開特許公報(A) 平4-34980

®Int. Cl. 5

盎別配号

庁内整理番号

❸公開 平成4年(1992)2月5日

H 01 L 29/784

9056-4M H 01 L 29/78

311 X

審査請求 未請求 請求項の数 1 (全5頁)

公発明の名称 半導体装置

②特 顧 平2-142155

②出 願 平2(1990)5月30日

强 明 者 山口 秦 男

兵庫県伊丹市璫原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

骁明者 西村 正

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社エル・

エス・アイ研究所内

创出 顯 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

四代 理 人 弁理士 早瀬 憲一

明 起 書

1. 発明の名称

. 半退体装置

2. 特許請求の範囲

(I) 総雑体上の半導体層に形成されたMOSF E工半導体装置において、

絶縁体恭板上に形成された半導体層と、

技半媒体層上に設けられた、鉄電体消費を挟ん で形成されたゲート電極と、

该ゲート電板下に設けられた第1導電型のチャ ネル領域と、

前記ゲート電極下の前記チャネル領域を挟んで 設けられた第2導電型のソース領域およびドレイ ン領域と、

前記半導体層に設けられた分離用絶縁膜と、

| 旅分離絶縁膜下に設けられた第1準電型のウェル領域と、

前記分離絶縁膜を閉口して殺けられたボディー コンタクトと、

該ポディーコンタクトに接続されたボディー用

配舗層とを含む事を特徴とする半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は絶縁体器版上の半導体層に形成された MOS(Retal Oxide Seniconductor) 型電界効果トランジスタ (以下、「SOI-MOSFET」と略称する) に関し、特に、ソース・ドレイン間の耐圧の改善に関するものである。

.(従来の技術)

第5図は従来のSOI-MOSFETの町面図、第6図は従来のSOI-MOSFETの町面図である。シリコン基板1上に絶縁体層2が形成されており、絶縁体層2上にシリコン層3が形成されている。シリコン層3内において、低い、p型不統物濃度(たとえば、10¹¹~10¹¹~10¹¹~10 大きながである。シリコンを有があれて、低い、p型では、10¹¹~10¹¹~10 大きながであるチャンネル領域8が形成されており、高いn型/d)を有するソース領域9とトイン領域10がそれぞれチャネル領域8の一方側と他方側に投して形成されている。

チャネル領域8上にはゲート鉄電体環膜4が形 成されており、誘電体薄膜 4 上にゲート電極 5 が 形成されている。シリコン第3とゲート電極5は 層間絶縁跳12によって置われている。層間絶縁 膜12にはコンタクトホール13が開けられ、コ ンタクトホールに対応する運電体14が形成され

以上のように構成されたSOI-MOSPET において、ゲート電極5に正の電圧を印加すると き、p型のチャネル領域8の上層部にn導電型の キャリア (電子) が読引され、その上層部はソー ス領域 9 およびドレイン領域10と同じ n 非電型 に反転させられる。したがって、ソース領域9と ドレイン領域10との間で電流が流れることが可 能となる。また、チャンネル領域8の上層部に鉄 引されるn型キャリアの確定はゲート電圧によっ て素化するので、チャンネル領域8を流れる電波 量をゲート電圧によって制御することができる。 これがMOSPETの動作原理である。

(発明が解決しようとする課題)

有している。たとえば、その誰いチャネル領域8 はゲート電振 5 に電圧を印加することによって全 体が空乏層化され、また電位もゲート電極により 制御されるため、電波がゲート電極5により制御 できないパンチスルー項なや、ゲート長が短いと きにゲートしきい値電圧が異常に低くなるショー トチャンネル効果が低減される。.

しかし、チャンネル領域8全体が完全に空乏層 化されるとき、チャンネル領域8内のポテンシャ ルが遺常のMOSFETにおける場合より高くな る。したがって、ソース領域9とチャンネル領域 8 の間の電気的障型が低くなる上、寂迷の衝突電 離によって生じた正孔がチャンネル領域8内に一 時的に蓄積されれば、チャンネル領域8内のポテ ンシャルがさらに上昇し、ソース領域9からチャ ンネル領域 📫 内に電子が急激に住入される。 す なわち、海峡SOI-MOSPETにおいては、 ソース・ドレイン間の耐圧が低くなりやすいとい う問題がある。これは第7箇に示されている。 S OI層の厚い場合のキンク効果及び薄い場合のソ

シリコン馬が比較的厚い(たとえば、約500 0人厚さ)場合、ゲート電圧を印加してSOI-MOSPBTを動作状盤にするとき、チャンネル 領域8内でキャリアが高速に加速される。チャン ネル領域8内で加違されたキャリアはドレイン領 域10の近傍で衝突電腦によって電子と正孔のペ アを発生させる。この発生した電子はm゚ 葱のド レイン領域10に流れ込む。しかし、正孔はチャ ネル領域8内に蓄積されて電位を上昇させるので、 チャネル電視を増加させ、ドレイン電圧とドレイ ン電視の関係を裏す曲線上に好ましくないキンク 効果を生じさせる。このキンク効果は、たとえば アイ イー イー イー エレクトロン デパイ ス レター 第9巻版2。97-99頁1988 (IEEE Blectron Device Letter. Vol.9. No.2. pp. 97-99.1988) において述べられている。

一方、非常に確い(たとえば、500人-15 0 O人の厚さ)シリコン層3を有する課題SOI ・ -MOSFETは、厚いシリコン暦3を有する退 常のSOI-MOSPETに比べて優れた特性を

ース・ドレイン間の耐圧の低下は共にチェンネル 領域が電気的に浮いている事(甚板浮遊効果とい う)が原因である。

以上のような従来の問題点に驚み、本発明の目 的は、基板弾道効果が改善されたSOI-MOS FETを提供することにある。

(課題を解決するための手段)

本発明にかかるMOSPET半導体装置は、S Ol-MOSF只ての分離用に設けた絶縁膜を一 部関ロして余興キャリア引き抜き用のボディーコ ンタクトを設けたものである。

(作用)

この発明における分離用絶滅膜に設けられたポ ディーコンタクトはトランジスタのチャンネル領 域で発生した余剰キャリアがウエル領域を遣って 水ディーコンタクト部より引き抜かれる。このた め、各板浮遊効果によるS/D耐圧の低下あるい はキンク効果の発生を抑えることができる。

(実施例)

第1回は本発明の一実施例によるSOI-MO

SFETの平面図、第2図は第1図のX-X新園 図、第3図はY-Y新面図である。

本実施例においては、以下の点を勧き、従来の 半導体装置と関権であるので同一番号を付し、そ の説明を審略する。SOI-MOSPBTの分離 用として分離用絶縁膜 6を用いてあり、分離用絶 縁膜 6下には、チャネル領域と同一導電型のP型 の不純物が、例えば10¹⁴~10¹⁸atous / cl導 入されたウエル領域11か形成されている。

また、分離用絶縁膜 6 の一部は関口されてボディゴンタクト 7 を介してボディー用記録層 1 5 が接続されている。

次に動作について説明する。

チャネル領域8とドレイン領域10の境界の高 電界領域での衝突電器により発生した余利キャリ ア、ここではNMOSPBTであるので正孔は、 ゲート電低5下のチャネル領域8を達って分離用 地級86下のウエル領域11に使れる。ここで、 ウエル領域11はボディーコンタクト7を介して ボディー用配線署15が接続されているためここ より系外に引き抜かれる。

したがって、チャネル領域 8 に正孔が蓄積する 事が無くなり、いわゆる、茶板浮遊効果が低減さ れる。

よってSOI-MOSFETのSOI競摩が厚い時に見られたId-Vd特性にくびれが生ずる キンク効果やSOI競摩が薄い時に見られたS/ D間耐圧の低下が抑えられ、第4回に示す様な優れたトランジスタ特性が得られる。

・また、ボディーコンタクト7は複数のトランジ スタに共通して設ければよく、面積の増加はほと んど必要としない。

なお、上記実施例ではNMOSPETについて 述べたが、PMOSPETでも導電性が逆になる だけで、同様の効果が得られる。

また、上記実施例では半導体層としてシリコン 層を用いたが、いずれの半導体材料を用いても同様の効果が得られるのは言うまでもない。

(発明の効果)

以上のように、この発明によればSOI-WO

SFETにおいてトランジスタの分離に分離用的 経験を用い、さらに、分離用地経験を貫通してウ エル領域にボディーコンタクトを設けたため、ト ランジスタのゲート電極下のチャネル領域で発生 した余刺キャリアを引き抜く事が可能で高板浮遊 効果によるキンク効果、S/D関耐圧の低下に対 してこれを改善できる効果がある。

4、 四面の簡単な説明


第1回はこの発明の一実施例による半準体装置を示す平面図、第2回は第1回のX-X新面図、第3回は第1回のY-Y新面図、第4回は本発明の一実施例による半導体装置による確談SOI-MOSPETのId-Vd特性図、第5回は第5回のA-A新面図、第7回は従来の理談SOI-MOSPETのId-Vd特性図である。


図において、1 はシリコン基板、 2 は絶縁体層、 3 はシリコン層、 4 は誘電体御膜、 5 はゲート電 極、 6 は分離用絶縁膜、 7 はボディーコンタクト、 8 はチャネル領域、 9 はソース領域、 1 0 はドレ イン領域、11はウエル領域、12は層間絶縁膜、 10はドレイン領域、11はウエル領域、12は 層間絶縁膜、13はコンタクトホール、14は配 線層、15はボディー用配線層。


なお、関中、同一符号は同一又は相当部分を示す。 す。

代理人 早湘寒一

第 1 図









1:シソコン基板
2: 純熱体養
3:シソコン層
4: 対象は外球膜
5: ケートを持
6: 分素を用め場膜
7:ボディーンタクト
8: チャネル線は対
10: ドレイン・保は対
11: ウェルト最は対
12: 層間が発酵膜
13: コンタクトホール
14: ので料理


第3図



第 4 図




第5回



5: ゲー*ト電将*。 13: *コンタクトホール*

14:西巴林东州



1:シリフン学級

2: # MAR

3: シソフンル

4. 跨電外項標

4-7/14919

3. V- 748H

10: ドレインタが

13: コンタクメホール

13. 327774

第 7 8

